HART協定電流輸出特性及應用指南

如圖 1 所示，Rsense 用於將 4mA 至 20mA 的訊號轉換為 ADC 可讀取的 1V 至 5V 訊號。 HART FSK 傳輸電路透過電容 C1 將 ±500mV 的 HART FSK 訊號交流耦合到 4mA 至 20mA 的環路。這些訊號可以是正弦波或梯形波。由於 Rsense 的低阻抗以及電流迴路電纜上可能存在的高電容，HART 數據機輸出需要具有足夠驅動能力的緩衝器。當 HART 訊號不活動時，緩衝器輸出的環路阻抗較低，這可能會影響 4mA 至 20mA 訊號的傳輸。為了解決這個問題，開關 SW1 與緩衝器輸出串聯，以便在訊號不活動期間提供高阻抗。

當開關 SW1 啟動時，4mA 至 20mA 迴路電壓可能在 1V 至 5V 之間波動。由於這些波動與 SW1 交流耦合，開關的輸入端可能會承受高達 ±4V 的電壓。為了解決這個問題，開關可能需要一個 ±5V 或更高電壓的雙極性電源，或選擇光電開關。三態緩衝器是另一種可行的解決方案，但它可能也需要雙極性電源。此外，還可以採用變壓器隔離。考慮到 HART 訊號頻率，可能需要音頻變壓器，但這會導致元件體積較大，並佔用大量的 PCB 空間。

圖 2 展示了改進的 HART FSK 傳輸電路設計，該設計具有節省空間和降低成本的優勢。在這個電路中，AD5700 HART 數據機的驅動能力足以直接將 ±500mV FSK 訊號驅動到電流迴路中，而無需外部緩衝器。

圖 2. 改良的 HART FSK 傳輸電路

當數據機不發送訊號時，AD5700 的 FSK 輸出端將偏壓在 0.75V，阻抗為 70kΩ。電阻 R2 和 R3 提供增強的 0.75V 偏壓，從而提供 1.7kΩ 的交流阻抗。此 1.7kΩ 阻抗與電容 C1 共同構成一個高通濾波器，即使在 4mA 至 20mA（25Hz 和 200Ω Rsense 時為 ±16mA）的最差輸入條件下，也能確保穩定的輸出性能。此配置將 HART 調變解調器的 FSK 輸出驅動在 0V 至 1.5V 之間，使整個系統能夠在低至 1.62V 的單極性電源下工作——滿足 HART 調變解調器的最低供電電壓要求。

另一個關鍵考慮因素是輸入阻抗，它必須大於 230Ω。為了確保足夠的輸入阻抗，250Ω 的輸入電阻被分成兩個部分：50Ω 和 200Ω。交流輸入阻抗的計算公式為 R1 + (Rsense||R2||R3) × 230Ω。如有必要，可以透過增加 0.75 Ω 偏壓電阻（R2 和 R3）的值來提高此阻抗。雖然在 FSK 傳輸路徑中添加額外的 50Ω 電阻可能會略微衰減 FSK 訊號，但最終的電壓位準仍符合 HART 規範的要求。

由於電流環路工作在電壓擺幅模式下，一部分電流會流過電容 C1、電阻 R2 和電阻 R3。必須確保這部分電流不會對 4mA 至 20mA 的類比訊號產生顯著影響。小於 0.1% 的誤差裕度可以視為可接受的誤差貢獻為時間常數 (τ) 的 7 倍。因此，7τ = 7×R×C = 7×(R2||R3)×C1 = 30ms。 4mA 至 20mA 類比訊號的傳輸頻率限制為 25Hz，對應的週期為 40ms。該值超過了 7 倍時間常數，這意味著額外的電流測量誤差將始終保持在 0.1% 以下。改良後的電路設計（如圖 2 所示）無需使用緩衝器、開關或雙極電源。與傳統的 HART FSK 傳輸電路相比，這三個元件顯著降低了系統空間佔用和成本。

圖 3 所示為 HART FSK 輸入電路。此設計包含一個帶通濾波器，可抑制低頻類比訊號傳輸，同時不受高頻幹擾的影響。濾波器配置專為 AD5700 感測器量身定制，並可能因 HART 數據機型號而異。此帶通濾波器的一個關鍵特性是電阻 R1 提供的 150kΩ 輸入阻抗，這顯著提高了其抗瞬態雜訊幹擾的能力。

圖 3. HART FSK 輸入